根據《路透社》、《華爾街日報》及華為官方資訊,華為半導體業務主管何庭波近日在上海舉行的 2026 IEEE 國際電路與系統研討會(ISCAS)發表演說,提出名為 Tau Scaling Law 的新晶片設計思路,並搭配 LogicFolding 架構,試圖在美國出口管制及先進曝光設備受限的情況下,為中國半導體產業尋找不同於傳統製程微縮的新路線。
華為官方指出,Tau Scaling Law 的核心概念,是將半導體演進重點從過去單純縮小電晶體尺寸,轉向縮短信號與資料在元件、電路、晶片與系統之間傳輸所需時間。換言之,該技術不只是追求更小製程節點,而是透過重新設計訊號路徑、降低延遲、強化資料流動效率,以提升整體運算效能與晶體管密度。
華為宣稱,LogicFolding 架構可打破傳統電路布局限制,縮短關鍵訊號路徑,降低電阻與寄生電容造成的傳輸負擔,進一步提升晶片效能與能效。華為並表示,過去 6 年已基於 Tau Scaling Law 設計並量產 381 款晶片,涵蓋智慧型手機、AI 運算及其他應用場景;預計 2026 年秋季推出的新一代麒麟晶片,將率先導入 LogicFolding 架構。
因此,華為此次提出的技術路線,被外界視為在先進製程受限下,轉向後段封裝、3D 堆疊、晶片架構重構與系統級最佳化的替代方案。市場傳出,華為未來麒麟晶片可能導入更高階的 3D 集成電路或堆疊技術,以提高單位面積運算能力。不過,部分外媒提及其效能可能逼近或超越蘋果 A18 Pro 的說法,目前仍屬市場傳聞,尚未有足夠公開資料證明其在量產手機中的實際功耗、散熱與續航表現。